篇一：8位CPU设计与实现
计
算
机
姓名：某某
班级：计科一班
学号：
组 成 原 理 论 文
8位CPU的设计与实现论文 CPU 的主要功能是执行指令，控制完成计算机的各项操作，包括运算操作、传送操作、输入/输出操作等。作为模型计算机设计，将重点放在寄存器组，采取较简单的组成模式，以尽量简洁的设计帮助读者掌握CPU 的基本原理。 此次设计CPU就是为了了解CPU运行的原理，从而完成从指令系统到CPU的设计，并且通过仿真对CPU设计进行正确性评定。
关键词：CPU，设计指标，电路原理图，运算部件，寄存器组，模型机指令系统，微命令序列，数据通路
1. 设计的任务与要求
1.1设计指标
1. 能实现IN(输入)、ADD（二进制加法）、STA（存数）、OUT（输出）、JMP（无条件转移）这五种指令；
2. 整个系统能正常稳定工作。
1.2 设计要求
1. 画出电路原理图；
2.写出设计的全过程，附上有关资料和图纸(也可直接写在相关章节中)，有心得体会。
2. 方案论证与选择
2.1 CPU的系统方案
CPU 主要由算术逻辑单元ALU，数据暂存寄存器DR1、DR2，数据寄存器R0～R2，程序计数器PC，地址寄存器AR，程序/数据存储器MEMORAY，指令寄存器IR，微控制器uC，输入单元INPUT 和输出单元OUTPUT 所组成。图中虚线框内部分包括运算器、控制器、程序存储器、数据存储器和微程序存储器等，实测时，它们都可以在单片FPGA 中实现。虚线框外部分主要是输入/输出装置，包括键盘、数码管、LCD 显示器等，用于向CPU 输入数据，或CPU 向外输出数据，以及观察CPU 内部工作情况及运算结果。
1．运算部件
运算部件的任务是对操作数进行加工处理。主要由三部分组成：
（1）输入逻辑。（2）算术/逻辑运算部件ALU。（3）输出逻辑
2．寄存器组
计算机工作时，CPU 需要处理大量的控制信息和数据信息。例如对指令信息进行译码，以便产生相应控制命令对操作数进行算术或逻辑运算加工，并且根据运算结果决定后续操作等。因此，在CPU 中需要设置若干寄存器，暂时存放这些信息。在模型CPU中，寄存器组由R0、R1、R2 所组成。
3．指令寄存器指令寄存器（IR）
指令寄存器指令寄存器（IR）用来存放当前正在执行的指令，它的输出包括操作码信息、地址信息等，是产生微命令的主要逻辑依据。
4．程序计数器程序计数器（PC）
程序计数器程序计数器也称指令指针，用来指示指令在存储器中的存放位置。当程序顺序执行时，每次从主存取出一条指令，PC 内容就增量计数，指向下一条指令的地址。增量值取决于现行指令所占的存储单元数。如果现行指令只占一个存储单元，则PC 内容加1；若现行指令占了两个存储单元，那么PC 内容就要加2。当程序需要转移时，将转移地址送入PC，使PC 指向新的指令地址。因此，当现行指令执行完，PC 中存放的总是后续指令的地址；将该地址送往主存的地址寄存器AR，便可从存储器读取下一条指令。
5．地址寄存器
CPU 访问存储器，首先要找到需要访问的存储单元，因此设置地址寄存器（AR）来存放被访单元的地址。当需要读取指令时，CPU 先将PC 的内容送入AR，再由AR将指令地址送往存储器。当需要读取或存放数据时，也要先将该数据的有效地址送入AR，再对存储器进行读写操作。
6．标志寄存器
标志寄存器F是用来记录现行程序的运行状态和指示程序的工作方式的，标志位则用来反映当前程序的执行状态。一条指令执行后，CPU 根据执行结果设置相应特征位，作为决定程序流向的判断依据。例如，当特征位的状态与转移条件符合时，程序就进行转移；如果不符合，则顺序执行。在后面将要介绍的较复杂模型计算机设计中设置了两个标志位：进位Fc、零位Fz。
7.微指令产生部件
实现信息传送要靠微命令的控制，因此在CPU 中设置微命令产生部件，根据控制信息产生微命令序列，对指令功能所要求的数据传送进行控制，同时在数据传送至运算部件时控制完成运算处理。
微命令产生部件可由若干组合逻辑电路组成，也可以由专门的存储逻辑组成。产生微命令的方式可分为组合逻辑控制方式和微程序控制方式两种。在本章所介绍的8 位模型CPU 设计中，采用微程序控制方式通过微程序控制器和微指令存储器
产生微命令，因此此CPU 属于复杂指令CISC CPU。
8.时序系统
计算机的工作常常是分步执行的，那么就需要有一种时间信号作为分
步执行的标志，如周期、节拍等。节拍是执行一个单步操作所需的时间，一个周期可能包含几个节拍。这样，一条指令在执行过程中，根据不同的周期、节拍信号，就能在不同的时间发出不同的微命令完成不同的微操作。周期、节拍、脉冲等信号称为时序信号，产生时序信号的部件称为时序发生器或时序系统，它由一组触发器组成。由石英晶体振荡器输出频率稳定的脉冲信号，也称时钟脉冲，为CPU 提供时钟基准。时钟脉冲经过一系列计数分频，产生所需的节拍（时钟周期）信号。时钟脉冲与周期、节拍信号和有关控制条件相结合，可以产生所需的各种工作脉冲。
2.2 模型机指令系统
一条指令必须包含下列信息：
操作码、操作数的地址、操作结果的存储地址、下一条指令的地址。 指令的基本格式
op-code 为操作码，rs为源寄存器，rd 为目的寄存器
寄存器操作数
模型机指令系统，及其指令编码形式
设模型机指令系统中包含有五条基本指令，分为算术运算指令、存取指令和控制转移指令等三种类型。五条机器指令分别是：IN（输入）、ADD（二进制加法）、STA（存数）、OUT（输出）、JMP（无条件转移）。IN 为单字长（8 位二进制），其余为双字长指令，XX H 为addr对应的十六进制地址码。
2.3 拟定指令流程和微命令序列（计算机设计中最关键步骤）
1．微程序控制概念
（1）微命令和微操作
一条机器指令可以分解成一个微操作序列，这些微操作是计算机中最基
本的，不可再分解的操作。在微程序控制的计算机中，将控制部件向执行部件发出的各种控制命令叫做微命令，它是构成控制序列的最小单位。因此，微命令是控制计算机各部件完成某个基本微操作的命令。
微命令和微操作是一一对应的。微命令是微操作的控制信号，微操作是微命令的操作过程。微命令有兼容性和互斥性之分。兼容性微命令是指那些可以同时产生，共同完成某一些微操作的微命令；而互斥性微命令是指在机器中不允许同时出现的微命令。兼容和互斥都是相对的，一个微命令可以和一些微命令兼容，和另一些微命令互斥。对于单独一个微命令，就无所谓兼容性或互斥性了。
（2）微指令、微地址
微指令是指控制存储器中的一个单元的内容，即控制字，是若干个
微命令的集合，存放控制字的控制存储器的单元地址就称为微地址。一条微指令通常至少包含两大部分信息：
微操作码字段，又称操作控制字段，该字段指出微指令执行的微操作； 微地址码字段，又称顺序控制字段，指出下一条要执行的微指令的地址。
（3）微周期
所谓微周期是指从控存中读取出一条微指令并执行规定的相应操作所需的时间。
（4）微程序
一系列微指令的有序集合就是微程序。若干条有序的微指令构成了微程序。微程序可以控制实现一条机器指令的功能。或者说一条机器指令可以分解为特定的微指令序列。一旦机器的指令系统确定以后，每条指令所对应的微程序被设计好并且存入控存后，控存总是处于只读的工作状态，所以控存一般采用只读存储器（ROM）存放。重新设计控存内容就能增加、删除、修改机器指令系统。在FPGA 中通常采用嵌入式阵列块构成的LPM_ROM 作为控存，存放微指令。
2.微指令格式
（1）水平型微指令
一次能定义并执行多个并行操作微命令的微指令。
按照操作控制字段的编码方法不同，水平型微命令又分为三种：第一种是全水平型（不译码法）微指令，第二种是字段译码法水平型微指令，第三种是直接和字段译码相混合的水平型微指令。
（2）垂直型微指令
垂直型微指令中设置操作码字段，由微操作码规定微指令的功能。
垂直型微指令的结构类似于机器指令的结构。在一条微指令中只存一二个微命令，每条微指令的功能比较简单。因此，实现一条机器指令的微程序要比水平型微指令编写的微程序长得多，它是采用较长的微程序结构去换取较短的微指令结构。
3.模型机的微指令
uA5～uA0：微程序控制器的微地址输出信号，是下一条要执行的微指令的微地址。
篇二：D设计为什么耗CPU而不是显卡
D设计为什么耗CPU而不是显卡？
做美工的时候，静态的 2D 渲染以及静态的 3D 建模和渲染，是裸靠 CPU 算，
还是可以用 DirectDraw（2D）以及 OpenGL/Direct3D（3D） 这些 API 调用显卡 GPU
资源来加速处理呢？如果可以用显卡来加速，当今为何又强调图形工作站最好用 双核CPU ？
------------------
如果你是做美工，应该都是静态渲染，这种情况下都是裸靠CPU计算的——
一个象素一个象素裸算出来的，跟显卡没有直接关系。
显卡主要在设计过程中，动态绘制的时候起作用，说白了就是preview。 比如你设计了一个面片数量达到百万级的model,设计好了想转个角度看一看，
如果显卡不好就会很顿甚至直接死机的我都见过，显卡的档次高就有
明显的提升。
再比如给模型贴了很多纹理，再想鼠标转着看看，显卡不行也不照。
一旦设计完毕，开始渲染，就不关显卡什么事情了，CPU＋内存 决定了渲染速度。
所以那些工业级的CG，都是用好多机器做分布式渲染...
总结起来，
interative rendering ->显卡
static rendering -> CPU+内存
--------------------
是不是说：
CPU 负责把模型上的所有元素都算好放在内存中，但是这只是 model 的基本数据。
具体从某个角度观看model，光照、距离、消隐/遮蔽、Alpha、过滤，甚至纹理贴上去该
是啥样??都靠显卡适时地将 CPU算好放在内存中的model数据换算成可视元素呈现出来。
所以 CPU 好、内存大 才能快速的生成model基本数据，
而显卡好才能快速、适时地将这些数据转换为可视元素呈现给设计者看。
----------------------
你谈到的这些，都是在设计过程中这个时候的显示，都是属于预览级别的，
并不是最终的效果图当然cpu,内存要起作用但是最主要的工作是显卡做的，
这个时候的渲染称为interative的渲染也就是你说的这个“适时”的意思
当你完成好了设计工作，model,camera,texture,light...往往最后要生成一张图片吧，
任何造型类的软件3d maya,3d max, 4d cinema,都会有render这样的操作，设置好渲染
的细节以后，点一下render，你会发现这张图片的生成过程一般是比较长的，不能做到
实时。这个渲染过程称为“静态”的渲染过程，它的渲染机理和第一段里面的渲染是完
全不同的，在这个过程中，主要是CPU完成了渲染（其实也就是计算每个象素的颜色值）
的过程，CPU+内存是关键。
-----------------------------
我一直不明白的就是——既然高端显卡能动态的渲染出相当精美的预览图象，为何不
直接把这种图像“截图”作为最终结果呢？其实许多时候并不需要非常精细的画质，
我觉得动态渲染的结果已经够用了??
----------------------------
当然可以了
为什么不可以
kunzhou(一个做图形很厉害的人)说，interactive是图形的通行证，实时有静态无法比拟
的速度优势。实时渲染最终的目标就是希望能够达到静态渲染那样的效果，只是目前还
不能而已，比如一些特有的光学现象，caustics, color bleeding,soft shadow...
现有的实时渲染技术还存在一些问题要克服，但最终两者会走到一块去的。
篇三：非常简单CPU数据通路设计
非常简单CPU数据通路设计
【实验目的】
1. 掌握CPU的设计步骤
2. 学会芯片的运用及其功能
【实验环境】
Maxplus2环境下实现非常简单CPU数据通路的设计
【实验内容】
绘制非常简单CPU的寄存器：一个8位累加器AC，一个6位的地址寄存器AR，一个6位的程序计数器PC，一个8位的数据寄存器DR，一个2位的指令寄存器IR。其数据通路详见教材P。
1、零件制作
6位寄存器 （自行设计）
6位计数器 （自行设计）
8位寄存器 （可选择74系列宏函数74273）
8位计数器 （由两个74161构成）
2位寄存器 （由D触发器构成，自行设计）
6三态缓冲器 （自行设计，可由74244内部逻辑修改而成）8三态缓冲器 （选择74系列宏函数74244，或作修改）
alu模块 （自行设计，限于时间，其内部逻辑不作要求）
2、选择器件，加入数据通路顶层图
8位累加器AC：选择8位计数器
6位地址寄存器AR：reg6
6位的程序计数器PC：cou6
8位的数据寄存器DR：选择8位寄存器
2位的指令寄存器IR：选择2位寄存器
3、为PC、DR加入三态缓冲器。
4、调整版面大小，器件位置。
5、设计地址引脚、数据引脚、8位内部总线，加入数据引脚到内部总线的 缓冲器。
6、连接各器件之间以及到内部总线的线路，设计并标注各控制信号。
7、（选做）编译之后，给出微操作 AR<-PC 的测试方法及仿真结果。
8、实验报告中应给出各元部件的实现方法、内部逻辑贴图、打包符号说 明及顶层的“非常简单CPU”数据通路图。
实验报告
一、实验步骤
基于前面非常简单CPU的讲解，我掌握了非常简单CPU的指令集结构及非常简单CPU的指令读取过程和执行过程，本次实验是在上次实验的基础之上完成非常简单CPU数据通路的设计，其步骤如下：
（1）、AC累加器原理图如下：
打包后得到如下：
（2）、两位高地址寄存器IR的设计如下：
打包后得电路图如下：
（3）、6位地址寄存器AR设计如下：
打包后AR如下：
（4）、八位地址寄存器DR如下:
打包后如下：
（5）、程序计数器PC如下：（老师已给出）
打包后得：
（6）、控制8位地址总线的三态缓冲器电路如下：
打包图如下：
同理有控制6位地址总线的三态缓冲器：
打包图如下：
最重要的部分ALU设计如下：
由一个八与门电路和并行加法器连入一个16位输入的数据选择器，在受到SEL
免费论文网友情提示：本网站所有内容为共享上传提供，不涉及任何商业利益，本站对此不承担任何保证责任！
Copyright © www.csmayi.cn Corporation, All Rights Reserved 共享时代 共享你我他 版权所有